

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-242223

(43)Date of publication of application : 08.09.2000

(51)Int.Cl.

G09G 3/28

G09G 3/20

(21)Application number : 11-044393

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 23.02.1999


(72)Inventor : KATO TETSUYA
TOMITA KAZUO
WATANABE YOSHIO
KONO HIROKI

(54) METHOD FOR DRIVING PLASMA DISPLAY PANEL, AND DISPLAY DEVICE USING THE METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a plasma display panel driving method and a display device using the method by which a stable discharge can be performed with high brightness and high light emitting efficiency.

SOLUTION: In this method for driving the plasma display panel and this display device, address electrodes 31 are made into a floating state, or the resistance between the address electrodes 31 and the ground is defined as $\geq 1 \text{ M}\Omega$ at a display discharging period for performing discharge and display between a pair of display electrodes in the plasma display panel having display electrode pairs 41, 42 which are formed almost in parallel and the address electrodes 31 crossing the display electrode pairs 41, 42.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-242223

(P2000-242223A)

(43) 公開日 平成12年9月8日 (2000.9.8)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード* (参考)
G 0 9 G 3/28		G 0 9 G 3/28	H 5 C 0 8 0
			E
3/20	6 1 1	3/20	6 1 1 A
	6 2 3		6 2 3 Y
	6 2 4		6 2 4 L
審査請求 有 請求項の数 4 O L (全 10 頁) 最終頁に続く			


(21) 出願番号	特願平11-44393	(71) 出願人	000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地
(22) 出願日	平成11年2月23日 (1999.2.23)	(72) 発明者	加藤 哲也 神奈川県川崎市多摩区東三田3丁目10番1号 松下技研株式会社内
		(72) 発明者	富田 和男 神奈川県川崎市多摩区東三田3丁目10番1号 松下技研株式会社内
		(74) 代理人	100097445 弁理士 岩橋 文雄 (外2名)
		最終頁に続く	

(54) 【発明の名称】 プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置

(57) 【要約】

【課題】 高輝度、高発光効率であり、安定な放電が可能な、プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置を提供することを目的とする。

【解決手段】 ほぼ平行に形成された表示電極対(41) (42)と、前記表示電極対(41) (42)と交差するアドレス電極(31)とを有するプラズマディスプレイパネルにおいて、前記表示電極対(41) (42)間で放電させ表示する表示放電期間に、前記アドレス電極(31)をフローティング状態または前記アドレス電極(31)とアース間の抵抗を1MΩ以上にすることを特徴とするプラズマディスプレイパネルの駆動方法及びディスプレイ装置ある。



【特許請求の範囲】

【請求項 1】 ほぼ平行に形成された表示電極対(41)(42)と、前記表示電極対(41)(42)と交差するアドレス電極(31)とを有するプラズマディスプレイパネルにおいて、前記表示電極対(41)(42)間で放電させ表示する表示放電期間に、前記アドレス電極(31)をフローティング状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項 2】 ほぼ平行に形成された表示電極対(41)(42)と、前記表示電極対(41)(42)と交差するアドレス電極(31)とを有するプラズマディスプレイパネルにおいて、前記表示電極対(41)(42)間で放電させ表示する表示放電期間に、前記アドレス電極(31)とアース間の抵抗を $1\text{M}\Omega$ 以上にすることを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項 3】 ほぼ平行に形成された表示電極対(41)(42)と、前記表示電極対(41)(42)と交差するアドレス電極(31)とを有するプラズマディスプレイパネルにおいて、前記表示電極対(41)(42)間で放電させ表示する表示放電期間に、前記アドレス電極(31)をフローティング状態にすることを特徴とするディスプレイ装置。

【請求項 4】 ほぼ平行に形成された表示電極対(41)(42)と、前記表示電極対(41)(42)と交差するアドレス電極(31)とを有するプラズマディスプレイパネルにおいて、前記表示電極対(41)(42)間で放電させ表示する表示放電期間に、前記アドレス電極(31)とアース間の抵抗を $1\text{M}\Omega$ 以上にすることを特徴とするディスプレイ装置。

【発明の詳細な説明】**【0001】**

【発明の属する技術分野】 本発明は、プラズマディスプレイパネルの駆動方法、並びにそれを用いたディスプレイ装置に関する。特に、ほぼ平行に形成された表示電極対と、前記表示電極対と交差するアドレス電極とを有するプラズマディスプレイパネルにおけるアドレス電極の駆動方法及びそれを用いたディスプレイ装置に関する。

【0002】

【従来の技術】 プラズマディスプレイパネル(PDP)は、液晶パネルに比べて高速の表示が可能であり視野角が広いこと、大型化が容易であること、自発光型であるため表示品質が高いことなどの理由から、フラットパネルディスプレイ技術の中で最近特に注目を集めている。一般にPDPでは、ガス放電により紫外線を発生させ、この紫外線で蛍光体を励起して発光させカラー表示を行っている。そして、基板上に隔壁によって区画された表示セルが設けられており、これに蛍光体層が形成されている構成を持つ。

【0003】 特に、現在PDPの主流は3電極構造の面放電型PDPであり、その構造は、一方の基板上に平行に隣接した表示電極対を有し、もう一方の基板上に表示電極と交差する方向に延びるアドレス電極と、隔壁、蛍

光体層を有するもので、比較的蛍光体層を厚くすることが出来、蛍光体によるカラー表示に適していると言える。

【0004】 図1に典型的な3電極構造の面放電型PDPの分解斜視図を示す。表示電極対は、スキャン電極(走査電極)とサステイン電極(維持電極)で一对をなしている。この構造の利点は、非常に単純な構造で製造が比較的楽であること、蛍光体層を厚くでき蛍光面を直視出来るために輝度を上げることが出来ること、蛍光体層をスキャン電極から離すことにより維持放電による蛍光体の劣化を少なくすることが出来ること、等が挙げられる。

【0005】 上記PDPに於ける階調表示駆動方式としては、一般にADS(Address and Display-period Separated: アドレス・表示期間分離)方式が用いられている。図3はADS方式を説明するための図である。図3の縦軸は第1ラインから第mラインまでのスキャン電極の走査方向(垂直走査方向)を示し、横軸は時間を示す。ADS方式では、1フィールド($1/60\text{秒}=16.67\text{ms}$)を複数のサブフィールドに時間的に分割する。例えば、8ビットで256階調表示を行う場合は、1フィールドを8つのサブフィールドに分割する。また、各サブフィールドは、点灯セル選択のためのアドレス放電が行われるアドレス期間と、表示のための維持放電が行われる維持期間(表示放電期間)とに分離される。ADS方式では、各サブフィールドで第1ラインから第mラインまでPDPの全面にアドレス放電による走査が行われ、全面アドレス放電終了時に維持放電が行われる。

【0006】 図5にPDPの各電極に印可される駆動電圧のタイミングチャートを示す。表示放電期間でのアドレス電極は、アースに直接接続されるか、ある任意の電位にセットされている。

【0007】 しかしながら、現状のプラズマディスプレイは依然として発光効率が低く、輝度が低いことに問題がある。特に、発光効率向上に対して、駆動の観点からの取り組みはこれまで十分なされていないのが現状である。

【0008】

【発明が解決しようとする課題】 上記のように、従来のプラズマディスプレイ装置において、輝度及び発光効率が低いことが課題である。

【0009】 高輝度、高発光効率を実現する一つ的手段として陽光柱を利用する方法がある。陽光柱は、表示電極対間の距離を大きくすることにより発生するが、単に表示電極対間を大きくするだけでは放電のちらつきが大きくなり、放電の制御が困難という課題を有していた。

【0010】 本発明の目的は、上記の課題を解決すること、すなわちプラズマディスプレイパネルを効率よく高輝度に駆動する駆動方法及びそれを用いたディスプレイ装置を提供することにある。

【0011】

【課題を解決するための手段】上記課題である放電のちらつきは、表示電極対間の距離を大きくすると、表示電極対間の距離に比べ、表示電極とアドレス電極間の距離が相対的に小さくなるために、表示電極とアドレス電極間で無用な放電が起こるためと考え、本発明は、ほぼ平行に形成された表示電極対41、42と、前記表示電極対41、42と交差するアドレス電極31とを有するプラズマディスプレイパネルに対して、前記表示電極対41、42間で放電させ表示する表示放電期間に、前記アドレス電極31をフローティング状態にすることを特徴とするプラズマディスプレイパネルの駆動方法である。

【0012】また、前記表示電極対41、42間で放電させ表示する表示放電期間に、前記アドレス電極31とアース間の抵抗を1MΩ以上にするを特徴とするプラズマディスプレイパネルの駆動方法である。

【0013】これにより、表示電極41または42とアドレス電極31間の無用な放電を抑えることにより、表示電極対41、42間でのみ放電が起こるため、発光効率及び輝度を高めることができ、輝度及び発光効率の高いプラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置を提供することができる。

【0014】

【発明の実施の形態】本発明の請求項1に記載の発明は、ほぼ平行に形成された表示電極対41、42と、前記表示電極対41、42と交差するアドレス電極31とを有するプラズマディスプレイパネルに対して、前記表示電極対41、42間で放電させ表示する表示放電期間に、前記アドレス電極31をフローティング状態にすることを特徴とするプラズマディスプレイパネルの駆動方法である。このような駆動方法により、表示電極41または42とアドレス電極31間の無用な放電を抑えることが出来、表示電極対41、42間でのみ放電が起こるため、発光効率、及び輝度を高めることが出来、且つ、放電のちらつきを抑えることが出来る。

【0015】請求項2に記載の発明は、ほぼ平行に形成された表示電極対41、42と、前記表示電極対41、42と交差するアドレス電極31とを有するプラズマディスプレイパネルに対して、前記表示電極対41、42間で放電させ表示する表示放電期間に、前記アドレス電極31とアース間の抵抗を1MΩ以上にするを特徴とするプラズマディスプレイパネルの駆動方法である。このような駆動方法により、表示電極41または42とアドレス電極31間の無用な放電を抑えることが出来、表示電極対41、42間でのみ放電が起こるため、発光効率、及び輝度を高めることが出来、且つ、放電のちらつきを抑えることが出来る。

【0016】請求項3に記載の発明は、ほぼ平行に形成された表示電極対41、42と、前記表示電極対41、42と交差するアドレス電極31とを有するプラズマデ

ィスプレイパネルに対して、前記表示電極対41、42間で放電させ表示する表示放電期間に、前記アドレス電極31をフローティング状態にすることを特徴とするディスプレイ装置である。このようなディスプレイ装置により、表示電極41または42とアドレス電極31間の無用な放電を抑えることが出来、表示電極対41、42間でのみ放電が起こるため、発光効率、及び輝度を高めることが出来、且つ、放電のちらつきを抑えることが出来る。

【0017】請求項4に記載の発明は、ほぼ平行に形成された表示電極対41、42と、前記表示電極対41、42と交差するアドレス電極31とを有するプラズマディスプレイパネルに対して、前記表示電極対41、42間で放電させ表示する表示放電期間に、前記アドレス電極31とアース間の抵抗を1MΩ以上にするを特徴とするディスプレイ装置である。このようなディスプレイ装置により、表示電極41または42とアドレス電極31間の無用な放電を抑えることが出来、表示電極対41、42間でのみ放電が起こるため、発光効率、及び輝度を高めることが出来、且つ、放電のちらつきを抑えることが出来る。

【0018】以下、実施の形態により本発明を具体的に説明するが、本発明の実施の態様はこれに限定されるものではない。

【0019】（実施の形態1）以下、本発明の実施の形態1について、図面を参照しながら説明する。図1は、本実施の形態に使用するプラズマディスプレイパネル（PDP）の分解斜視図の一例である。

【0020】一般に、本実施の形態のプラズマディスプレイパネルは、ほぼ平行に形成された表示電極対41、42と、前記表示電極対41、42と交差するアドレス電極31とを有している。基板の材質としてはソーダライムガラスが一般的であるが、とくに限定されない。隔壁の材質としては低融点ガラスを用いるのが一般的であるが、とくに限定されない。また、隔壁の形成方法として、スクリーン印刷法、サンドブラスト法、感光性ペースト法、フォト埋め込み法、加圧成型法などを用いることが出来る。また、蛍光体は放電で発生した紫外線により励起され、発光するものであれば特に限定されない。また、蛍光体層の形成方法として、スクリーン印刷法、サンドブラスト法、インクジェット法などを用いることが出来る。

【0021】図2は、本実施の形態に於けるディスプレイ装置の構成を示すブロック図である。図2のディスプレイ装置は、PDP100、アドレスドライバ110、スキャンドライバ120、サステインドライバ130、放電制御タイミング発生回路140、A/Dコンバータ（アナログ・デジタル変換器）151、走査数変換部152、及びサブフィールド変換部153を含む。

【0022】PDP100は、複数のアドレス電極、複

数のスキャン電極（走査電極）、複数のサステイン電極（維持電極）を含み、複数のアドレス電極は画面の垂直方向に配列され、複数のスキャン電極及び複数のサステイン電極は画面の水平方向に配列されている。また、複数のサステイン電極は共通に接続されている。また、アドレス電極、スキャン電極及びサステイン電極の各交点に放電セルが形成され、各放電セルが画面上の画素を構成する。

【0023】このPDP100に対して、アドレス電極とスキャン電極の間に書き込みパルス印加することにより、アドレス電極とスキャン電極の間でアドレス放電を行い放電セルを選択した後、スキャン電極とサステイン電極との間に、交互に反転する周期的な維持パルスを印加することにより、スキャン電極とサステイン電極との間で維持放電を行い表示を行うものである。

【0024】AC型PDPに於ける階調表示駆動方法としては、例えばADS (Address and Display-period Separated: アドレス・表示期間分離) 方法を用いることが出来る。尚、本発明の実施の態様はこれに限定されるものではなく、例えばアドレス・表示同時駆動による階調表示でも可能である。

【0025】図3は、ADS方法を説明するための図である。図3の縦軸は第1ラインから第mラインまでのスキャン電極の走査方向（垂直走査方向）を示し、横軸は時間を示す。ADS方法では、1フィールド(1/60秒=16.67ms)を複数のサブフィールドに時間的に分割する。例えば、8ビットで256階調表示を行う場合は、1フィールドを8つのサブフィールドに分割する。また、各サブフィールドは、点灯セル選択のためのアドレス放電が行われるアドレス期間と、表示のための維持放電が行われる維持期間（表示放電期間）とに分離される。ADS方法では、各サブフィールドで第1ラインから第mラインまでPDPの全面にアドレス放電による走査が行われ、全面アドレス放電終了時に維持放電が行われる。

【0026】まず、映像信号VDは、A/Dコンバータ151に入力される。また、水平同期信号H及び垂直同期信号Vは放電制御タイミング発生回路140、A/Dコンバータ151、走査数変換部152、サブフィールド変換部153に与えられる。A/Dコンバータ151は、映像信号VDをデジタル信号に変換し、その画像データを走査数変換部152に与える。

【0027】走査数変換部152は、画像データをPDP100の画素数に応じたライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部153に与える。サブフィールド変換部153は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ110にシリアルに出力する。アドレスドライバ110は、電源回路111に接続されており、サブフィールド

変換部153から各サブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて複数のアドレス電極を駆動する。

【0028】放電制御タイミング発生回路140は、水平同期信号Hおよび垂直同期信号Vを基準として、放電制御タイミング信号SC、SUを発生し、各々スキャンドライバ120およびサステインドライバ130に与える。スキャンドライバ120は、出力回路121及びシフトレジスタ122を含む。また、サステインドライバ130は、出力回路131及びシフトレジスタ132を含む。これらのスキャンドライバ120及びサステインドライバ130は共通の電源回路123に接続されている。

【0029】スキャンドライバ120のシフトレジスタ122は、放電制御タイミング発生回路140から与えられる放電制御タイミング信号SCを垂直走査方向にシフトしつつ出力回路121に与える。出力回路121は、シフトレジスタ122から与えられる放電制御タイミング信号SCに応答して複数のスキャン電極を順に駆動する。

【0030】サステインドライバ130のシフトレジスタ132は、放電制御タイミング発生回路140から与えられる放電制御タイミング信号SUを垂直走査方向にシフトしつつ出力回路131に与える。出力回路131は、シフトレジスタ132から与えられる放電制御タイミング信号SUに応答して複数のサステイン電極を順に駆動する。

【0031】図4は、PDP100の各電極に印加される駆動電圧を示すタイミングチャートである。図4では、アドレス電極、サステイン電極、及び第nライン～第(n+2)のスキャン電極の駆動電圧が示されている。ここで、nは任意の整数である。図4に示すように、発光期間ではサステイン電極に一定周期でサステインパルスP_{su}が印加される。アドレス期間には、スキャン電極に書き込みパルスP_wが印加される。この書き込みパルスに同期してアドレス電極に書き込みパルスP_{wa}が印加される。アドレス電極に印加される書き込みパルスP_{wa}のオンオフは表示する画像の各画素に応じて制御される。書き込みパルスP_wと書き込みパルスP_{wa}とが同時に印加されると、スキャン電極とアドレス電極との交点の放電セルでアドレス放電が発生し、その放電セルが点灯する。

【0032】アドレス期間後の維持期間（表示放電期間）には、スキャン電極に一定の周期で維持パルスP_{sc}が印加される。スキャン電極に印加される維持パルスP_{sc}の位相はサステイン電極に印加されるサステインパルスP_sの位相に対して180度ずれている。この場合、アドレス放電で点灯した放電セルにおいてのみ維持放電が発生する。

【0033】各サブフィールドの終了時には、スキャン

電極に消去パルス P_e が印加される。それにより、各放電セルの壁電荷が消滅または維持放電が起きない程度に低減し、維持放電が終了する。消去パルス P_e の印加後の休止期間には、スキャン電極に一定周期で休止パルス P_r が印加される。この休止パルス P_r はサステインパルス P_{su} と同位相になっている。

【0034】図4では、維持期間(表示放電期間)の全ての期間でアドレス電極をフローティング状態にしているが、これに限定されるものではない。

【0035】図5は、従来の駆動方法に於ける、PDP100の各電極に印加される駆動電圧を示すタイミングチャートある。

【0036】ここで、アドレス電極をフローティング状態に切り換える方法について一例を示す。尚、本発明の実施の態様はこれに限定されるものではない。図6はスイッチング素子の基本構成である。図6のスイッチング素子はコンプリメンタリペアで構成されている。アドレス電極に電圧を印加する時はS1をONに、S2をOFFにすれば良い。アドレス電極をアースに落とす時はS1をOFFに、S2をONにすれば良い。アドレス電極をフローティング状態にする時はS1、S2ともにOFFにすれば良い。

【0037】また、図7のように更にスイッチS3を設けて任意のコンデンサC1またはコイルなどを接続し、フローティング状態を形成しても同様の結果を得ることができる。この場合は、S1をOFF、S2をON、S3をコンデンサ側にすれば良い。

【0038】また、図8のように更にスイッチS3を設けて1M Ω 以上の抵抗を接続し、高抵抗で終端することにより同様の結果を得ることができる。この場合は、S1をOFF、S2をON、S3を抵抗側にすれば良い。

【0039】図9は、PDP100の各電極に印加される駆動電圧を示すタイミングチャートある。表示電極対41、42間で放電させ表示する表示放電期間に、前記アドレス電極31とアース間の抵抗を1M Ω 以上にするにより、表示電極41または42とアドレス電極31間の無用な放電を抑えることが出来、表示電極対41、42間でのみ放電が起こるため、発光効率、及び輝度を高めることが出来、且つ、放電のちらつきを抑えることが出来る。

【0040】上記のディスプレイ装置を全面発光させ、その輝度、発光効率の評価を行った。輝度の評価はカラーアナライザ、CA-100(ミノルタ製)を用いた。また発光効率は、輝度より計算された光束を、放電中に投入した電力で除算したものとして求めた。リブの高さを130~150 μ mとしたときの従来方法に対する本発明のアドレス電極をフローティングした際の表示電極対間隔と輝度及び発光効率の比較を(表1)に示す。また、従来方法に対する本発明のアドレス電極を1M Ω 以上抵抗で終端した際の表示電極対間隔と輝度及び発光効率の比較を(表2)に示す。

【0041】

【表1】

表示電極対間隔 (μ m)	従来方法		本発明の駆動方法(1)	
	アドレス電極をアース電位		アドレス電極をフローティング	
	輝度 (cd/m^2)	発光効率 (lm/W)	輝度 (cd/m^2)	発光効率 (lm/W)
80	180	0.9	200	1.0
100	200	1.0	240	1.2
200	330	1.1	420	1.4
300	420	1.2	560	1.6
400	500	1.2	750	1.8

【0042】

【表2】

表示電極対間隔 (μ m)	従来方法		本発明の駆動方法(2)	
	アドレス電極をアース電位		アドレス電極を1M Ω 以上でアース	
	輝度 (cd/m^2)	発光効率 (lm/W)	輝度 (cd/m^2)	発光効率 (lm/W)
80	180	0.9	200	1.0
100	200	1.0	220	1.1
200	330	1.1	360	1.2
300	420	1.2	455	1.3
400	500	1.2	583	1.4

【0043】従来のアドレス電極をアース電位にする駆動方法(図5)に比べて、輝度、発光効率はともに高くなり、放電のちらつきも大きく低減出来た。特に、表示

電極対間隔を大きくするほど発光効率は高くなっている。

【0044】これは、高輝度、高発光効率を解決する一

つの手段として、表示電極対間の距離大きくし、陽光柱を発生させることにより発光効率が向上させるものであるが、しかし従来のアドレス電極をアース電位にする駆動方法(図5)では特に表示電極対間を大きくすると放電のちらつきが大きくなり、輝度が低下し、放電の制御が困難になるとい課題があった。そこで、本発明は、表示電極対41、42間で放電させ表示する表示放電期間に、アドレス電極31をフローティング状態にすることにより、表示電極41または42とアドレス電極31間の無用な放電を抑えることが出来、表示電極対41、42間でのみ放電が起こるため、発光効率及び輝度を高めることが出来、且つ、放電のちらつきを抑えることが出来るというものである。

【0045】また、従来の駆動回路を大きく変更することなく、放電のちらつきを抑え、輝度及び発光効率を従来よりも大きく改善できるという効果がある。

【0046】

【発明の効果】本発明の実施の形態から明らかなように、ほぼ平行に形成された表示電極対41、42と、前記表示電極対41、42と交差するアドレス電極31とを有するプラズマディスプレイパネルにおいて、前記表示電極対41、42間で放電させ表示する表示放電期間に、前記アドレス電極31をフローティング状態にすることにより、表示電極41または42とアドレス電極31間の無用な放電を抑えることが出来、表示電極対41、42間でのみ放電が起こるため、発光効率及び輝度を高めることが出来、且つ、放電のちらつきを抑えることが出来る。

【0047】また、前記表示電極対41、42間で放電させ表示する表示放電期間に、前記アドレス電極31とアース間の抵抗を1MΩ以上にすることにより、表示電極41または42とアドレス電極31間の無用な放電を抑えることが出来、表示電極対41、42間でのみ放電が起こるため、発光効率及び輝度を高めることが出来、且つ、放電のちらつきを抑えることが出来る。

【0048】以上のように、高輝度、高発光効率で、放電のちらつきのない安定なプラズマディスプレイ装置を提供することが出来る。

【図面の簡単な説明】

【図1】実施の形態1に於けるプラズマディスプレイパ

ネル(PDP)の分解斜視図

【図2】実施の形態1に於けるディスプレイ装置の構成を示すブロック図

【図3】ADS方式を説明するための図

【図4】実施の形態1に於けるPDPの各電極に印加される駆動電圧を示すタイミングチャート

【図5】従来の駆動方法に於けるPDPの各電極に印加される駆動電圧を示すタイミングチャート

【図6】アドレス電極(フローティング状態)の駆動回路図

【図7】アドレス電極(コンデンサC1)の駆動回路図


【図8】アドレス電極(高抵抗R1)の駆動回路図

【図9】アドレス電極の高抵抗終端によるPDPの各電極に印加される駆動電圧を示すタイミングチャート


【符号の説明】

- 10 基板(前面側)
- 11 誘電体層
- 12 保護層
- 20 基板(背面側)
- 21 隔壁
- 22 蛍光体
- 24 オーバーコート層
- 31 アドレス電極
- 41 スキャン電極
- 42 サステイン電極
- 100 PDP
- 110 アドレスドライバ
- 111 アドレスドライバの電源回路
- 120 スキャンドライバ
- 121 スキャンドライバの出力回路
- 122 スキャンドライバのシフトレジスタ
- 123 電源回路
- 130 サステインドライバ
- 131 サステインドライバの出力回路
- 132 サステインドライバのシフトレジスタ
- 140 放電制御タイミング発生回路
- 151 A/Dコンバータ
- 152 走査数変換部
- 153 サブフィールド変換部


【図1】




【図6】




【図2】




【図 3】




【図 4】




【図 5】




【図 7】



【図 8】



【図9】



フロントページの続き

(51) Int. Cl. 7

識別記号

F I

テーマコード(参考)

G 0 9 G 3/20

6 4 2

G 0 9 G 3/20

6 4 2 D

(72) 発明者 渡辺 由雄

神奈川県川崎市多摩区東三田3丁目10番1
号 松下技研株式会社内

(72) 発明者 河野 宏樹

神奈川県川崎市多摩区東三田3丁目10番1
号 松下技研株式会社内

Fターム(参考) 5C080 AA05 BB05 CC03 DD03 DD06

DD26 EE29 EE30 FF12 GG12

HH02 HH04 JJ02 JJ03 JJ04

JJ06